SPC5634MF2MLQ80 32-bitars mikrokontroller – MCU NXP 32-bitars MCU, Power Arch-kärna, 1,5 MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144
♠ Produktbeskrivning
| Produktattribut | Attributvärde |
| Tillverkare: | NXP |
| Produktkategori: | 32-bitars mikrokontroller - MCU |
| RoHS: | Detaljer |
| Serier: | MPC5634M |
| Monteringsstil: | SMD/SMT |
| Paket/fodral: | LQFP-144 |
| Kärna: | e200z3 |
| Programminnesstorlek: | 1,5 MB |
| Data RAM-storlek: | 94 kB |
| Databussbredd: | 32 bitar |
| ADC-upplösning: | 2 x 8 bitar/10 bitar/12 bitar |
| Maximal klockfrekvens: | 80 MHz |
| Antal I/O: | 80 I/O |
| Matningsspänning - Min: | 1,14 V |
| Matningsspänning - Max: | 1,32 V |
| Lägsta driftstemperatur: | -40 C |
| Maximal drifttemperatur: | + 150 C |
| Kompetens: | AEC-Q100 |
| Förpackning: | Bricka |
| Analog matningsspänning: | 5,25 V |
| Varumärke: | NXP Semiconductors |
| Data RAM-typ: | SRAM |
| I/O-spänning: | 5,25 V |
| Fuktkänslig: | Ja |
| Produkt: | MCU |
| Produkttyp: | 32-bitars mikrokontroller - MCU |
| Programminnestyp: | Blixt |
| Fabriksförpackningsmängd: | 60 |
| Underkategori: | Mikrokontroller - MCU |
| Watchdog Timers: | Watchdog Timer |
| Del # Alias: | 935311091557 |
| Enhetsvikt: | 1,319 g |
♠ 32-bitars mikrokontroller - MCU
Dessa 32-bitars mikrokontroller för bilar är en familj av system-on-chip (SoC)-enheter som innehåller alla funktionerna i MPC5500-familjen och många nya funktioner i kombination med högpresterande 90 nm CMOS-teknik för att ge en avsevärd minskning av kostnaden per funktion och betydande prestationsförbättring.Den avancerade och kostnadseffektiva värdprocessorkärnan i denna bilstyrningsfamilj är byggd på Power Architecture®-teknik.Den här familjen innehåller förbättringar som förbättrar arkitekturens passform i inbyggda applikationer, inkluderar ytterligare instruktionsstöd för digital signalbehandling (DSP), integrerar teknologier – såsom en förbättrad tidsprocessorenhet, förbättrad köad analog-till-digital-omvandlare, Controller Area Network och ett förbättrat modulärt input-output-system – som är viktigt för dagens lägre drivlinaapplikationer.Denna enhetsfamilj är ett helt kompatibelt tillägg till Freescales MPC5500-familj.Enheten har en minneshierarki på en nivå bestående av upp till 94 KB on-chip SRAM och upp till 1,5 MB internt flashminne.Enheten har även ett externt bussgränssnitt (EBI) för "kalibrering".Detta externa bussgränssnitt har utformats för att stödja de flesta standardminnen som används med MPC5xx- och MPC55xx-familjerna.
• Driftsparametrar
— Helt statisk drift, 0 MHz– 80 MHz (plus 2 % frekvensmodulering – 82 MHz)
— –40 ℃ till 150 ℃ driftområde för kopplingstemperatur
— Design med låg effekt
– Mindre än 400 mW effektförlust (nominell)
– Designad för dynamisk energihantering av kärna och kringutrustning
– Mjukvarustyrd klockport för kringutrustning
– Stoppläge för låg effekt, med alla klockor stoppade
— Tillverkad i 90 nm process
— 1,2 V intern logik
— Enkel strömförsörjning med 5,0 V -10％/+5% (4,5 V till 5,25 V) med intern regulator för att ge 3,3 V och 1,2 V för kärnan
— Ingångs- och utgångsstift med 5,0 V -10％/+5 % (4,5 V till 5,25 V) intervall
– 35%/65% VDDE CMOS-växlingsnivåer (med hysteres)
– Valbar hysteres
– Valbar svänghastighetskontroll
— Nexus-stift som drivs av 3,3 V-försörjning
— Designad med EMI-reduktionstekniker
– Faslåst slinga
– Frekvensmodulering av systemets klockfrekvens
– On-chip bypass-kapacitans
– Valbar svänghastighet och körstyrka
• Högpresterande e200z335 kärnprocessor
— 32-bitars Power Architecture Book E programmerares modell
— Kodningsförbättringar med variabel längd
– Tillåter Power Architecture-instruktionsuppsättningen att valfritt kodas i en blandad 16- och 32-bitars instruktioner
– Resulterar i mindre kodstorlek
— Enutgåva, 32-bitars Power Architecture-teknikkompatibel CPU
— Utförande i order och pensionering
— Exakt undantagshantering
— Branschbearbetningsenhet
– Dedikerad adderare för beräkning av filialadress
– Grenacceleration med hjälp av Branch Lookahead Instruction Buffer
— Lasta/förvara enhet
– En cykels laddningslatens
– Fullständig pipeline
– Stort och Little Endian-stöd
– Feljusterat åtkomststöd
– Ingen belastning att använda rörledningsbubblor
— Trettiotvå 64-bitars register för allmänna ändamål (GPR)
— Minneshanteringsenhet (MMU) med 16-posters fullt associativ översättningsbuffert (TLB)
— Separat instruktionsbuss och last-/förrådsbuss
— Vektoriserat avbrottsstöd
— Avbrottslatens < 120 ns @ 80 MHz (mätt från avbrottsbegäran till exekvering av den första instruktionen av avbrottsundantagshanteraren)
