SPC5634MF2MLQ80 32-bitars mikrokontroller – MCU NXP 32-bitars MCU, Power Arch-kärna, 1,5 MB flashminne, 80 MHz, -40/+125 grader C, fordonsklassad, QFP 144
♠ Produktbeskrivning
| Produktattribut | Attributvärde |
| Tillverkare: | NXP |
| Produktkategori: | 32-bitars mikrokontroller - MCU |
| RoHS-riktlinjer: | Detaljer |
| Serie: | MPC5634M |
| Monteringsstil: | SMD/SMT |
| Paket/Förpackning: | LQFP-144 |
| Kärna: | e200z3 |
| Programminnesstorlek: | 1,5 MB |
| Data-RAM-storlek: | 94 kB |
| Databussbredd: | 32 bitar |
| ADC-upplösning: | 2 x 8 bitar/10 bitar/12 bitar |
| Maximal klockfrekvens: | 80 MHz |
| Antal I/O:er: | 80 I/O |
| Matningsspänning - Min: | 1,14 V |
| Matningsspänning - Max: | 1,32 V |
| Lägsta driftstemperatur: | - 40 grader Celsius |
| Maximal driftstemperatur: | + 150°C |
| Kompetens: | AEC-Q100 |
| Förpackning: | Bricka |
| Analog matningsspänning: | 5,25 V |
| Stämpla: | NXP Semiconductors |
| Data-RAM-typ: | SRAM |
| I/O-spänning: | 5,25 V |
| Fuktkänslig: | Ja |
| Produkt: | MCU |
| Produkttyp: | 32-bitars mikrokontroller - MCU |
| Programminnestyp: | Flash |
| Fabriksförpackningskvantitet: | 60 |
| Underkategori: | Mikrokontroller - MCU |
| Watchdog-timers: | Vakthundstimer |
| Delnummer Alias: | 935311091557 |
| Enhetsvikt: | 1,319 g |
♠ 32-bitars mikrokontroller - MCU
Dessa 32-bitars mikrokontroller för fordon är en familj av system-on-chip (SoC)-enheter som innehåller alla funktioner i MPC5500-familjen och många nya funktioner i kombination med högpresterande 90 nm CMOS-teknik för att ge en betydande minskning av kostnaden per funktion och betydande prestandaförbättringar. Den avancerade och kostnadseffektiva värdprocessorkärnan i denna styrenhetsfamilj för fordon är byggd på Power Architecture®-teknik. Denna familj innehåller förbättringar som förbättrar arkitekturens anpassning till inbyggda applikationer, inkluderar ytterligare instruktionsstöd för digital signalbehandling (DSP), integrerar tekniker – såsom en förbättrad tidsprocessorenhet, förbättrad köad analog-till-digital-omvandlare, Controller Area Network och ett förbättrat modulärt input-output-system – som är viktiga för dagens enklare drivlineapplikationer. Denna enhetsfamilj är en helt kompatibel utökning av Freescales MPC5500-familj. Enheten har en enda nivå av minneshierarki bestående av upp till 94 KB on-chip SRAM och upp till 1,5 MB internt flashminne. Enheten har också ett externt bussgränssnitt (EBI) för "kalibrering". Detta externa bussgränssnitt har utformats för att stödja de flesta standardminnen som används med MPC5xx- och MPC55xx-familjerna.
• Driftsparametrar
— Helt statisk drift, 0 MHz–80 MHz (plus 2 % frekvensmodulering – 82 MHz)
— –40 ℃ till 150 ℃ arbetsområde för övergångstemperatur
— Låg effektdesign
– Mindre än 400 mW effektförlust (nominellt)
– Utformad för dynamisk strömhantering av kärna och kringutrustning
– Programvarustyrd klockstyrning av kringutrustning
– Lågströmsstoppläge, med alla klockor stoppade
— Tillverkad med 90 nm-process
— 1,2 V intern logik
— Enkel strömförsörjning med 5,0 V -10％/+5 % (4,5 V till 5,25 V) med intern regulator för att ge 3,3 V och 1,2 V till kärnan
— Ingångs- och utgångsstift med 5,0 V -10％/+5 % (4,5 V till 5,25 V) intervall
– 35 %/65 % VDDE CMOS-omkopplarnivåer (med hysteres)
– Valbar hysteres
– Valbar svängningshastighetskontroll
— Nexus-stift drivna av 3,3 V-matning
— Utformad med EMI-reduceringstekniker
– Faslåst slinga
– Frekvensmodulering av systemets klockfrekvens
– Bypass-kapacitans på chipet
– Valbar svänghastighet och drivstyrka
• Högpresterande e200z335-kärnprocessor
— 32-bitars Power Architecture Book E programmerarmodell
— Förbättringar av variabel längdkodning
– Tillåter att Power Architecture-instruktionsuppsättningen valfritt kodas i en blandning av 16- och 32-bitarsinstruktioner
– Resulterar i mindre kodstorlek
— CPU kompatibel med 32-bitars Power Architecture-teknik och en enda utgåva
— Utförande och pensionering i ordning
— Noggrann undantagshantering
— Filialbehandlingsenhet
– Dedikerad adderare för beräkning av filialadress
– Grenacceleration med hjälp av Branch Lookahead Instruction Buffer
— Ladda/förvara enhet
– Lastfördröjning på en cykel
– Helt pipeline-baserad
– Stöd för Big och Little Endian
– Felaktigt åtkomststöd
– Noll bubblor i pipeline-systemet från last till användning
— Trettiotvå 64-bitars allmänna register (GPR)
— Minneshanteringsenhet (MMU) med 16-posters fullständigt associativ översättningsbuffert (TLB)
— Separat instruktionsbuss och laddnings-/lagringsbuss
— Stöd för vektoriserat avbrott
— Avbrottslatens < 120 ns @ 80 MHz (mätt från avbrottsförfrågan till exekvering av första instruktionen från avbrottsundantagshanteraren)
