LCMXO2-4000HC-4TG144C Fältprogrammerbar grindmatris 4320 LUT:er 115 IO 3,3 V 4 hastigheter
♠ Produktbeskrivning
Produktattribut | Attributvärde |
Tillverkare: | Gitter |
Produktkategori: | FPGA - Fältprogrammerbar grindmatris |
RoHS-riktlinjer: | Detaljer |
Serie: | LCMXO2 |
Antal logiska element: | 4320 LE |
Antal I/O:er: | 114 I/O |
Matningsspänning - Min: | 2,375 V |
Matningsspänning - Max: | 3,6 V |
Lägsta driftstemperatur: | 0°C |
Maximal driftstemperatur: | +85°C |
Datahastighet: | - |
Antal sändtagare: | - |
Monteringsstil: | SMD/SMT |
Paket / Fodral: | TQFP-144 |
Förpackning: | Bricka |
Stämpla: | Gitter |
Distribuerat RAM-minne: | 34 kbit |
Inbyggt block-RAM - EBR: | 92 kbit |
Maximal driftsfrekvens: | 269 MHz |
Fuktkänslig: | Ja |
Antal logiska arrayblock - LAB:er: | 540 LAB |
Driftström: | 8,45 mA |
Driftsspänning: | 2,5 V/3,3 V |
Produkttyp: | FPGA - Fältprogrammerbar grindmatris |
Fabriksförpackningskvantitet: | 60 |
Underkategori: | Programmerbara logiska IC:er |
Totalt minne: | 222 kbit |
Handelsnamn: | MachXO2 |
Enhetsvikt: | 0,046530 uns |
1. Flexibel logikarkitektur
Sex enheter med 256 till 6864 LUT4 och 18 till 334I/O
2. Ultralågströmsenheter
Avancerad 65 nm lågströmsprocess
Så låg effekt som 22 μW i standbyläge
Programmerbar låg svängdifferential-I/O
Standby-läge och andra energisparalternativ
3. Inbyggt och distribuerat minne
Upp till 240 kbit sysMEM™ inbyggt block-RAM
Upp till 54 kbit distribuerat RAM
Dedikerad FIFO-kontrolllogik
4. Användarflashminne på chipet
Upp till 256 kbit användarflashminne
100 000 skrivcykler
Tillgänglig via WISHBONE, SPI, I2C och JTAGgränssnitt
Kan användas som mjukvaruprocessor-PROM eller som flashminneminne
5. Förkonstruerad synkron källkodI/O
DDR-register i I/O-celler
Dedikerad utväxlingslogik
7:1-växel för display-I/O
Generisk DDR, DDRX2, DDRX4
Dedikerat DDR/DDR2/LPDDR-minne med DQSstöd
6. Högpresterande, flexibel I/O-buffert
Programmerbar sysI/O™-buffert stöder ett brettutbud av gränssnitt:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY-emulerad
Schmitt-triggeringångar, upp till 0,5 V hysteres
I/O-stöd för hot socketing
Differentiell terminering på chipet
Programmerbart pull-up- eller pull-down-läge
7. Flexibel klockning på chipet
Åtta primära klockor
Upp till två kantklockor för höghastighets-I/Ogränssnitt (endast ovan- och undersida)
Upp till två analoga PLL:er per enhet med fraktionell-nfrekvenssyntes
Brett ingångsfrekvensområde (7 MHz till 400MHz)
8. Icke-flyktig, oändligt omkonfigurerbar
Omedelbar påslagning – startar på mikrosekunder
Säker lösning med ett enda chip
Programmerbar via JTAG, SPI eller I2C
Stöder bakgrundsprogrammering av icke-flyktigaminne
Valfri dubbelstart med externt SPI-minne
9. TransFR™-omkonfiguration
Uppdatering av logik i fält medan systemet är i drift
10. Förbättrat stöd på systemnivå
Härdade funktioner på chipet: SPI, I2C,timer/räknare
Oscillator på chip med 5,5 % noggrannhet
Unikt TraceID för systemspårning
Engångsprogrammerbart läge (OTP)
Enskild strömförsörjning med förlängd drifttidräckvidd
IEEE-standard 1149.1 gränsskanning
IEEE 1532-kompatibel systemprogrammering
11. Brett utbud av paketalternativ
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,fpBGA- och QFN-paketalternativ
Paketalternativ med litet fotavtryck
Så liten som 2,5 mm x 2,5 mm
Densitetsmigration stöds
Avancerad halogenfri förpackning