TMS320VC5509AZAY Digitala signalprocessorer och styrenheter – DSP, DSC Digital signalprocessor med fast punkt 179-NFBGA -40 till 85
♠ Produktbeskrivning
Produktattribut | Attributvärde |
Tillverkare: | Texas Instruments |
Produktkategori: | Digitala signalprocessorer och styrenheter - DSP, DSC |
RoHS-riktlinjer: | Detaljer |
Produkt: | DSP:er |
Serie: | TMS320VC5509A |
Monteringsstil: | SMD/SMT |
Paket/Förpackning: | NFBGA-179 |
Kärna: | C55x |
Antal kärnor: | 1 kärna |
Maximal klockfrekvens: | 200 MHz |
L1-cacheinstruktionsminne: | - |
L1-cachedataminne: | - |
Programminnesstorlek: | 64 kB |
Data-RAM-storlek: | 256 kB |
Driftsspänning: | 1,6 V |
Lägsta driftstemperatur: | - 40 grader Celsius |
Maximal driftstemperatur: | +85°C |
Förpackning: | Bricka |
Stämpla: | Texas Instruments |
Instruktionstyp: | Fixpunkt |
Gränssnittstyp: | I2C |
Fuktkänslig: | Ja |
Produkttyp: | DSP - Digitala signalprocessorer och styrenheter |
Fabriksförpackningskvantitet: | 160 |
Underkategori: | Inbyggda processorer och styrenheter |
Matningsspänning - Max: | 1,65 V |
Matningsspänning - Min: | 1,55 V |
Watchdog-timers: | Vakthundstimer |
♠ TMS320VC5509A Digital signalprocessor med fast punkt
TMS320VC5509A, en digital signalprocessor med fast punkt (DSP) är baserad på TMS320C55x DSP-generationens CPU-processorkärna. C55x™ DSP-arkitekturen uppnår hög prestanda och låg effekt genom ökad parallellitet och totalt fokus på minskad effektförlust. CPU:n stöder en intern bussstruktur som består av en programbuss, tre dataläsningsbussar, två dataskrivningsbussar och ytterligare bussar dedikerade till kringutrustning och DMA-aktivitet. Dessa bussar ger möjlighet att utföra upp till tre dataläsningar och två dataskrivningar i en enda cykel. Parallellt kan DMA-styrenheten utföra upp till två dataöverföringar per cykel oberoende av CPU-aktiviteten.
C55x-processorn har två MAC-enheter (multiplicera-ackumulera), som var och en kan multiplicera 17 bitar x 17 bitar i en enda cykel. En central 40-bitars aritmetisk/logisk enhet (ALU) stöds av en ytterligare 16-bitars ALU. Användningen av ALU:erna styrs av instruktionsuppsättningar, vilket ger möjlighet att optimera parallell aktivitet och strömförbrukning. Dessa resurser hanteras i adressenheten (AU) och dataenheten (DU) på C55x-processorn.
C55x DSP-generationen stöder en instruktionsuppsättning med variabel bytebredd för förbättrad koddensitet. Instruktionsenheten (IU) utför 32-bitars programhämtningar från internt eller externt minne och köar instruktioner för programenheten (PU). Programenheten avkodar instruktionerna, dirigerar uppgifter till AU- och DU-resurser och hanterar den helt skyddade pipelinen. Prediktiv förgreningsfunktion undviker pipeline-spolningar vid exekvering av villkorliga instruktioner.
De generella in- och utgångsfunktionerna och 10-bitars A/D-porten tillhandahåller tillräckligt med pinnar för status, avbrott och bit-I/O för LCD-skärmar, tangentbord och mediegränssnitt. Parallellgränssnittet fungerar i två lägen, antingen som en slav till en mikrokontroller med HPI-porten eller som ett parallellt mediegränssnitt med asynkron EMIF. Seriellt medie stöds via två MultiMedia Card/Secure Digital (MMC/SD) kringutrustning och tre McBSP:er.
5509A-kringutrustningssatsen inkluderar ett externt minnesgränssnitt (EMIF) som ger limfri åtkomst till asynkrona minnen som EPROM och SRAM, såväl som till höghastighetsminnen med hög densitet som synkront DRAM. Ytterligare kringutrustning inkluderar Universal Serial Bus (USB), realtidsklocka, watchdog-timer, I2C multi-master- och slavgränssnitt. Tre full-duplex flerkanaliga buffrade seriella portar (McBSP) ger limfria gränssnitt till en mängd olika seriella enheter av industristandard och flerkanalskommunikation med upp till 128 separat aktiverade kanaler. Det förbättrade värdportgränssnittet (HPI) är ett 16-bitars parallellt gränssnitt som används för att ge värdprocessorn åtkomst till 32K byte internminne på 5509A. HPI kan konfigureras i antingen multiplexerat eller icke-multiplexerat läge för att ge limfria gränssnitt till en mängd olika värdprocessorer. DMA-styrenheten tillhandahåller dataförflyttning för sex oberoende kanalkontexter utan CPU-intervention, vilket ger DMA-genomströmning på upp till två 16-bitars ord per cykel. Två universaltimers, upp till åtta dedikerade universal-I/O-pinnar (GPIO) och klockgenerering med digital faslåst loop (DPLL) ingår också.
5509A stöds av branschens prisbelönta eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, Texas Instruments algoritmstandard och branschens största tredjepartsnätverk. Code Composer Studio IDE har kodgenereringsverktyg inklusive en C-kompilator och visuell länkare, simulator, RTDX™, XDS510™-emuleringsdrivrutiner och utvärderingsmoduler. 5509A stöds också av C55x DSP-biblioteket som innehåller mer än 50 grundläggande programvarukärnor (FIR-filter, IIR-filter, FFT:er och olika matematiska funktioner) samt bibliotek som stöder chip och kort.
DSP-kärnan i TMS320C55x skapades med en öppen arkitektur som möjliggör tillägg av applikationsspecifik hårdvara för att öka prestandan på specifika algoritmer. Hårdvarutilläggen på 5509A hittar den perfekta balansen mellan prestanda för fasta funktioner och programmerbar flexibilitet, samtidigt som de uppnår låg strömförbrukning och en kostnad som traditionellt sett har varit svår att hitta på videoprocessormarknaden. Tilläggen gör det möjligt för 5509A att leverera exceptionell videokodekprestanda med mer än hälften av sin bandbredd tillgänglig för att utföra ytterligare funktioner som färgrymdskonvertering, användargränssnittsoperationer, säkerhet, TCP/IP, röstigenkänning och text-till-tal-konvertering. Som ett resultat kan en enda 5509A DSP driva de flesta bärbara digitala videoapplikationer med extra processorutrymme. För mer information, se TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (litteraturnummer SPRU098). För mer information om hur du använder DSP-bildbehandlingsbiblioteket, se TMS320C55x Image/Video Processing Library Programmer's Reference (litteraturnummer SPRU037).
• Högpresterande, strömsnål, fastpunkts TMS320C55x™ digital signalprocessor
− 9,26-, 6,95-, 5-ns instruktionscykeltid
− 108, 144 och 200 MHz klockfrekvens
− En/två instruktioner utförda per cykel
− Dubbla multiplikatorer [Upp till 400 miljoner multiplikationsackumuleringar per sekund (MMACS)]
− Två aritmetiska/logiska enheter (ALU)
− Tre interna data-/operandläsbussar och två interna data-/operandskrivbussar
• 128K x 16-bitars RAM-minne på kretskortet, bestående av:
− 64 kB Dual-Access RAM (DARAM) 8 block med 4 kB × 16 bitar
− 192 kB SARAM (Single-Access RAM) 24 block på 4 kB × 16 bitar
• 64 kB ROM med ett vänteläge på chipet (32 kB × 16 bitar)
• 8M × 16-bitars maximalt adresserbart externt minnesutrymme (synkront DRAM)
• 16-bitars externt parallellbussminne som stöder antingen:
− Externt minnesgränssnitt (EMIF) med GPIO-funktioner och limfritt gränssnitt till:
− Asynkront statiskt RAM (SRAM)
− Asynkron EPROM
− Synkront DRAM (SDRAM)
− 16-bitars parallellt förbättrat värdportgränssnitt (EHPI) med GPIO-funktioner
• Programmerbar lågströmskontroll av sex enhetsfunktionella domäner
• Emuleringslogik baserad på skanning på chipet
• Kringutrustning på chip
− Två 20-bitars timers
− Vakthundstimer
− Sexkanalig DMA-styrenhet (DMA)
− Tre serieportar som stöder en kombination av:
− Upp till 3 flerkanaliga buffrade serieportar (McBSP)
− Upp till 2 MultiMedia/Secure Digital-kortgränssnitt
− Programmerbar faslåst loopklockgenerator
− Sju (LQFP) eller åtta (BGA) GPIO-stift (General-Purpose I/O) och ett utgångsstift (XF)
− USB Full-Speed (12 Mbps) slavport som stöder bulk-, avbrotts- och isokrona överföringar
− Interintegrerad krets (I2C) Multi-master- och Slave-gränssnitt
−Realtidsklocka (RTC) med kristallingång, separat klockdomän, separat strömförsörjning
− 4-kanalig (BGA) eller 2-kanalig (LQFP) 10-bitars successiv approximation A/D
• IEEE Std 1149.1† (JTAG) gränsskanningslogik
• Paket:
− 144-terminals lågprofils fyrkantig flatpack (LQFP) (PGE-suffix)
− 179-terminal MicroStar BGA™ (Ball Grid Array) (GHH-suffix)
− 179-terminals blyfri MicroStar BGA™ (kulnätsmatris) (ZHH-suffix)
• 1,2-V kärna (108 MHz), 2,7-V – 3,6-VI/Os
• 1,35-V kärna (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V kärna (200 MHz), 2,7-V – 3,6-VI/Os
• Hybrid-, el- och drivlinasystem (EV/HEV)
– Batterihanteringssystem (BMS)
– Inbyggd laddare
– Dragväxelriktare
– DC/DC-omvandlare
– Startmotor/generator